Приветствуем Вас на сайте, посвящённым разработке на FPGA и SoC
Присоединяйтесь к нашему каналу и чату в Telegram

Демонстрация 100G Ethernet, запущенного на двух трансиверах GTM 58G  в кристалле Virtex® UltraScale+™
Просмотров: 3 | Добавил: KeisN13 | Дата: Вчера | Комментарии (0)

Intel FPGA опубликовало видео, в котором рассказывается как начать работу с пакетом поддержки BSP (board support package) для OpenCL, поставляемым вместе с Intel OpenCL SDK. Рассматривается структура каталогов BSP.  Видео будет полезно тем, кто хочет создать свой собственный BSP или тем кто хочет разобраться в его структуре.

Просмотров: 2 | Добавил: KeisN13 | Дата: Вчера | Комментарии (0)

Компания МакроГрупп проводит вебинар 22 января в 10:00 и 23 января в 14:00 по использованию IP-ядрa от Xilinx – Partial  Reconfiguration Controller.

План вебинара:

  • Общее описание IP ядра «Partial Reconfiguration Controller»
    • Производительность и занимаемые ресурсы на кристалле
    • Краткое описание портов
    • Пространство регистров
  • Работа с IP ядром при проектировании
    • Общее руководство по проектированию
    • Интерфейс управления менеджера виртуального сокета
    • Описание протоколов работы
  • Шаги процесса проектирования
  • Настройка и генерация IP ядра
Регистрация на мероприятие по ссылке 
Просмотров: 5 | Добавил: KeisN13 | Дата: Вчера | Комментарии (0)

Aldec -  пионер в смешанном моделировании на языках  HDL и аппаратной проверке для разработки ASIC и проектов на FPGA, представила новый релиз  HES-DVM™ -  полностью автоматизированное окружение для проверки прототипов SoC и ASIC. 
Подробнее
Просмотров: 6 | Добавил: KeisN13 | Дата: Вчера | Комментарии (0)

Компания Intel выложила в открытый доступ книгу по FPGA "FPGAs For Dummies". Для её скачивания необходимо всего лишь заполнить небольшую форму, которая находится по этой ссылке
Просмотров: 8 | Добавил: KeisN13 | Дата: 14.01.2019 | Комментарии (0)

Наткнулся на небольшую заметку о том, что происходит во время синтеза. Несколько слов для общего развития будут полезны каждому. 
Опубликовано  здесь.
 
Просмотров: 6 | Добавил: KeisN13 | Дата: 14.01.2019 | Комментарии (0)

Компания Intel (FPGA) выложила сегодня видео тренинг по теме достижения желаемых временных характеристик и анализу общих проблем и рекомендаций для их достижения - Timing Clouser
Несмотря на то, что речь идёт о работе в среде Quartus II, рекомендации, которые даются в тренинге являются общими, и будут полезны всем разработчикам на FPGA, как Intel, так и Xilinx и Lattice и пр.
Просмотров: 15 | Добавил: KeisN13 | Дата: 13.01.2019 | Комментарии (0)

Никогда не думал, что вычислительные ядра для нейронной сети могут "ужиться" в low power приложениях. Сегодня случайно наткнулся на сайте Lattice на их вариант фреймворка для имплементации сверточных нейронных сетей. В целом ничего нового, организация фреймворка схожа с организацией других производителей. Предлагаю Вам посмотреть видео или подробнее ознакомиться с их AI стеком здесь
Просмотров: 11 | Добавил: KeisN13 | Дата: 13.01.2019 | Комментарии (0)

 
Решил пройти "Курс для разработчиков на FPGA начального уровня" и столкнулся с очень неприятной проблемой.
После написания простого элемента MUX решил синтезировать его структуру - вызвал
Open Elaborated Design. Немного подумав, Vivado тихо упала без отображения каких-либо ошибок.
Решение проблемы было очень простое - Vivado плохо дружит с кириллицей. Поскольку имя пользователя компьютера Windows у меня было просто - "Александр", то замена имени компьютера на латиницу решила проблему.

Самый простой способ изменения имени пользователя Windows:
Жмем Win+R, в появившемся окне вводим netplwiz и жмем Enter. В новом окне кликаем на учетную запись и потом на кнопку "Свойства". Видим окно с тремя полями, первое - имя локального профиля, второе - имя пользователя и третье - описание. Вводим нужные данные и выбираем "ОК".


Ссылки:
https://forums.xilinx.com/t5....6
Просмотров: 28 | Добавил: laymob | Дата: 10.01.2019 | Комментарии (0)

Производитель FPGA и SoC Xilinx и крупнейший автомобильный поставщик, занимающийся также   технологиями активной и пассивной безопасности ZF Friedrichshafen AG (ZF) объявили  о новом стратегическом сотрудничестве, в рамках которого технологии Xilinx улучшат автомобильный блок управления ZF ProAI на базе искусственного интеллекта (ZI ProAI), обеспечивающий автоматизированное управление автомобилем.
Подробнее здесь
Просмотров: 22 | Добавил: KeisN13 | Дата: 09.01.2019 | Комментарии (0)

1 2 3 4 »