

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS

Часть 1

Автор: **PointPas**

Рецензенты: intekus

KeisN13



Оглавление

/ivado HLS: Разработка простого IP-блока	. 3
Зысокоуровневые средства разработки: что это и зачем оно нужно?	. 3
Шаг 1: Создание нового проекта	. 4
Способ 1	. 4
Способ 2	. 8
Шаг 2: Разработка IP-блока	10
Шаг 3: Пишем тест	13
Шаг 4: Запускаем тест	14
Шаг 5: Подготовка к синтезу	15
Шаг 6: Синтез функций, ко-симуляция, экспорт IP	21
Список литературы	25



Vivado HLS: Разработка простого IP-блока

Эта статья – небольшое руководство для тех, кто хочет сделать собственный IP-блок для FPGA (фирмы Xilinx) с помощью HLS (High Level Synthesis [1], синтез с языков высокого уровня). Ниже по порядку будут описаны основные шаги такой разработки. В качестве примера будет разработан простейший ШИМ с управлением по шине AXI4-Lite, который будет изменять яркость светодиода на отладочной плате MiniZed [2].

Предполагается, что у вас уже установлена Vivado. Я использовал Vivado HL WebPACK Edition 2018.2.

Высокоуровневые средства разработки: что это и зачем оно нужно?

Для разработки IP-блоков в FPGA обычно используют языки описания аппаратуры (HDL) такие как VHDL, Verilog, System Verilog. Чтобы писать код на этих языках, необходимо иметь определённое представление о цифровой схемотехнике.

Vivado HLS транслирует в описания на HDL (которые можно использовать для дальнейшего синтеза и имплементации) код на языках C/C++ или SystemC. Использование HLS [3, 4] снижает порог входа в разработку на FPGA, т. к. позволяет писать код разработчику, не знакомому с HDL: для создания своего работающего модуля (или даже проекта) уже не обязательно досконально знать, что такое «тактовая частота» и некоторые другие низкоуровневые вещи. Естественно, редко люди с таким уровнем подготовки создают проект на FPGA целиком, «от и до». Но реализовать на FPGA хотя бы на уровне прототипа отдельный модуль, исполняющий знакомый специалисту (программисту для ПК, инженеру по обработке сигналов, математику и т. д.) алгоритм становится для него вполне «подъёмной» задачей и без постоянного и плотного привлечения ПЛИС-разработчика. Также использование HLS удобно, когда важно добиться работы на FPGA поведенческой модели, не беспокоясь об объёме занятых ресурсов кристалла.

Итак, Vivado HLS позволяет:

- Вести разработку на С-уровне
- Верифицировать на С-уровне
- Контролировать процесс синтеза с помощью директив компилятора "pragma HLS"
- Создавать код, работающий на любом семействе FPGA



Шаг 1: Создание нового проекта

Предлагаю два варианта: первый – просто «протыкать» GUI и заполнить пошагово все описанные поля. Второй способ – для совсем ленивых: запустить tcl-скрипт, который сам создаст проект и добавит файлы (кстати, аналогичным способом можно сразу запустить тест, синтез, ко-симуляцию и экспорт IP – совсем без вызова GUI, что иногда может быть очень удобно).

Способ 1

1. Запускаем Vivado HLS. В Windows – двойным щелчком по соответствующей пиктограмме на рабочем столе, в Linux – набрав в командной строке «vivado_hls». Далее все шаги одинаковы для обеих OC.



Рисунок 1 – Создание проекта

- 2. Рисунок 1:
 - 2.1. Жмем «Создать новый проект».
 - 2.2. Называем его «IP_PWM». Директория, где будет храниться проект, нам не важна.
 - 2.3. Жмем «Далее».



- 3. Рисунок 2:
 - 3.1. Жмем «Добавить файлы» (в этом окне файлы исходных текстов наших модулей). Если вы создаете свой проект, и пока не знаете, как захотите назвать файлы, то можно просто нажать «Далее».
 - 3.2. «Top Function» для HLS это аналог модуля верхнего уровня для проекта на HDL. Набираем тут «РWМ».
- 3.3. Жмем «Далее».

VIVAE	New Vivado HLS Project Add/Remove Files Add/remove C-based sou	t urce files (design specif	ication)			XIL
Quick Start	Top Function: PWM			Brow	rse 2	
	Design Files					
	Name	CFLAGS		Add Files	1	
Create New Proj	📄 pwm.cpp			New File Edit CFLAGS		
Documentation				Remove		
Tutorials						
		< Back	3 Next >	Finish Canc	e	

Рисунок 2 – Добавляем файлы исходных текстов модулей



4. Рисунок 3:

- 4.1. Жмем «Добавить файлы» (на сей раз файлы тестов). Если Вы создаете свой проект, и пока не знаете, как захотите назвать файлы, то можно просто нажать «Далее».
- 4.2. Жмем «Далее».

Edit Project Solution V Vivado HLS Welcome Pa	Vindow Help ge 없			
VIVAE	Add/Remove Files Add/remove C-based testb	ench files (design test)	+	C XILIN
Quick Start	TestBench Files		1	
	Name	CFLAGS	Add Files	
	pwm_test.cpp		New File	
			Add Folder	
			Edit CFLAGS	
Create New Proj			Remove	
Documentation				
Tutorials		< Back Next >	Finish Cancel	

Рисунок 3 – Добавляем файл теста

5. Рисунок 4:

5.1. Называем решение «РШМ».

Выбираем свою ПЛИС. Если у вас есть какая-нибудь отладочная плата, то можно прописать в файл VivadoHls_boards.xml строку по аналогии с теми, что уже там написаны. Для MiniZed она выглядит так:

```
<board name="Xilinx_Minized" display_name="Minized" family="zynq"
part="xc7z007sclg225-1" device="xc7z007s" package="clg225"
speedgrade="-1" vendor="em.avnet.com" />
```



Файл можно найти в

путь_к_директории_установки\Vivado\2018.2\common\config.

5.2. Период оставляем равным 10 нс.

5.3. Жмем «Завершить»

lit Project Solutio						
Vivado HLS Welcom	Solution Configuration Create Vivado HLS solution for selec	cted technology			Fo	
VIVA	Solution Name: PWM Clock Period: 10	Uncertainty:				🐮 XIL
Quick Start	Part Selection Part: xa7a12tcsg325-1q					
A Device Selection	on Dialog					×
Display Name	: A					
		Reset All Filters				
Search: 🔻		Reset All Filters				
Search: 🔻 Display Name		Reset All Filters Part	Family	Vendor		
Search: Comparison Search	yng Evaluation and Development Kit 702 Evaluation Board	Reset All Filters Part xc7z020clg484-1 xc7z020clg484-1	Family zynq zynq	Vendor em.avnet.com xilinx.com		
Search: Cisplay Name ZedBoard Zy ZYNQ-7 ZCT ZYNQ UltraS Minized	ynq Evaluation and Development Kit 702 Evaluation Board Scale+ ZCU106-ES2 Evaluation Platform	Reset All Filters Part xc7z020clg484-1 xc7z020clg484-1 xczu7ev-ffvc1156-2-i-es2 xc27007sclg225-1	Family zynq zynquplus zynguplus	Vendor em.avnet.com xilinx.com xilinx.com em.avnet.com		
Search: V Display Name ZedBoard Zy ZYNQ-7 ZCT ZYNQ UltraS Minized Artix-7 AC70	yng Evaluation and Development Kit 702 Evaluation Board Scale+ ZCU106-ES2 Evaluation Platform 11 Evaluation Platform	Reset All Filters Part xc7z020clg484-1 xc7z020clg484-1 xczu7ev-ffvc1156-2-i-es2 xc7z007sclg225-1 xc7a200tfbg676-2	Family zynq zynq zynquplus zynq artix7	Vendor em.avnet.com xilinx.com em.avnet.com xilinx.com		
Search: Display Name ZedBoard Zy ZYNQ-7 ZC7 ZYNQ UltraS Minized Artix-7 AC70	ynq Evaluation and Development Kit 702 Evaluation Board Scale+ ZCU106-ES2 Evaluation Platform 91 Evaluation Platform	Reset All Filters Part xc7z020clg484-1 xc7z020clg484-1 xczu7ev-ffvc1156-2-i-es2 xc7z007sclg225-1 xc7a200tfbg676-2	Family zynq zynquplus zynquplus zynq artix7	Vendor em.avnet.com xilinx.com em.avnet.com xilinx.com		

Рисунок 4 – Выбираем ПЛИС/плату



Способ 2

1. В windows запускаем командную строку Vivado HLS (рисунок 5), в Linux запускаем новый терминал.



Рисунок 5 – Запуск командной строки Vivado HLS

2. В командной строке пишем cd путь_к_директории_где_лежат_исходники (Рисунок 6).

• test			▼ ⁴ 9
Новая папка			
я	Дата изменения	Тип	Размер
ip_pwm.tcl	31.07.2019 12:02	Файл "TCL"	2 КБ
pwm.cpp	31.07.2019 14:16	Файл "СРР"	1 КБ
pwm.hpp	31.07.2019 14:16	Файл "НРР"	1 КБ
pwm_test.cpp	25.07.2019 11:45	Файл "СРР"	1 КБ
= Vivado HLS Commands = Available commands: = viuado bls_ancc.gcc	Prompt ,g++,make		
icrosoft Windows [Ver с) Корпорация Майкрос	sion 6.1.7601] opt (Microsoft Corp.),	2009. Все прав	за защищены.

Рисунок 6 – Заходим в папку с файлами проекта



3. Пишем в консоль vivado hls -f ip pwm.tcl (Рисунок 7).

```
    Администратор: Vivado HLS 2018.2 Command Prompt
    Uivado HLS Command Prompt
    Available commands:
    available commands:
    vivado_hls.apcc.gcc.g+,make
    microsoft Windows [Uersion 6.1.7601]
    (c) Kopnopauus Maukpocotr (Microsoft Corp.), 2009. Bce npaBa защищены.
    D:\Xilinx\Uivado\2018.2>cd D:\XilinxHLS Pri\test
    D:\Xilinx\Uivado\2018.2>cd D:\XilinxHLS Pri\test
    Wivado(TM) HLS - High-Level Synthesis from C, C++ and SystemC v2018.2 (64 -bit)
    ***** SW Build 2258646 on Thu Jun 14 20:03:12 MDT 2018
    **** SW Build 2258646 on Thu Jun 14 22:10:49 MDT 2018
    *** Copyright 1986-2018 Xilinx/Linc. All Rights Reserved.
    source D:/Xilinx/Uivado/2018.2/scripts/vivado_hls/hls.tcl -notrace
    INFO: [HLS 200-10] For user 'r.lisevich' on host 'lisevichpc' (Windows NI_amd64 version 6.1) on Wed Jul 31 16:06:25 +0300 2019
    INFO: [HLS 200-10] In directory 'D:/XilinxHLS_Prj/test'
    INFO: [HLS 200-10] Creating and opening project 'D:/XilinxHLS_Prj/test/IP_PVM'.
```

Рисунок 7 – Запускаем tcl скрипт

4. Пишем в консоль vivado_hls -p IP_PWM (Рисунок 8).



Рисунок 8 – Запуск проекта из консоли



Шаг 2: Разработка ІР-блока

Разработку нашего IP начнем с рисования структурной схемы системы. Т. к. в нашем распоряжении – система на кристалле (на плате MiniZed стоит SoC Xilinx Zynq [5]), то мы являемся счастливыми обладателями ARM-ядра, и управлять нашим IP станем с его помощью. Если же у Вас просто ПЛИС без процессорной части, то Вы можете поднять софт-процессор Microblaze [6] и управлять нашим IP им.



Рисунок 9 – Структурная схема

Наш ШИМ будет состоять из двух функций. Первая будет реализовывать интерфейс AXI4-Lite, через который мы будем задавать значения регистров. Вторая функция будет реализовывать счетчик (ШИМ представляет собой счетчик, который, досчитав до заданного ему значения, меняет состояние выхода регистра на противоположное). Почему это реализовано в виде двух разных функций, станет понятно, когда мы дойдем до написания теста к нашему модулю.

Если в прошлой части Вы сделали все правильно, то в левой части рабочего окна у Вас должен появиться Проводник (Рисунок 10). При этом если Вы создавали проект первым способом, то решения PWM CTRL у Вас не будет, и мы добавим его позже.



Рисунок 10 – Проводник в Vivado HLS



Приступим к реализации. Для начала подключим заголовочные файлы, которые нам понадобятся. В проекте все заголовочные файлы, определенные новые имена существующих типов данных и прототипы функций вынесены в отдельный файл pwm.hpp (Рисунок 11).

Для C++ заголовочный файл <ap_int.h> определяет целочисленные типы данных произвольной точности: ap_int<N> и ap_uint<N> (беззнаковый), где N может принимать значение от 1 до 1024 (можно переопределить и до значения в 32768). Рекомендуется использовать этот тип данных, даже если у Вас разрядность совпадает со стандартными типами данных, такими как char, int и т.д., потому что у переменных такого типа есть методы для работы с операциями на битовом уровне, т. е. мы можем получать или устанавливать значения определенных бит внутри переменной, объединять переменные и многое другое (все подробности смотрите в UG902 [4]).

Сразу определим новые имена типов данных для удобства.

Заголовочный файл <stdio.h> – стандартный заголовочный файл с функциями вводавывода. Он нам понадобится, когда мы будем писать тест для нашего IP.

#include <ap_int.h>
#include <stdio.h>
typedef ap_uint<1> wire;
typedef ap_uint<16> data16;
void PWM(data16 LoadValCnt, wire EN, wire Rst, wire* OutPWM);
void PWM_CTRL(data16 LoadValCnt, data16 *LoadValCnt_r, wire EN, wire *EN_r, wire Rst, wire *Rst_r);
int PWM_test();

```
Рисунок 11 – Файл рит. hpp
```

Теперь следует написать функцию, которая бы непосредственно выполняла необходимую нам задачу. Во время этого шага мы пока не обращаем внимания на то, во что она будет синтезирована как потом подготовить функцию к синтезу, будет рассказано позже.

Начнем с функции PWM_CTRL (Рисунок 12). Эта функция должна просто хранить и выдавать значения, которые будут управлять счетчиком. Она не должна ничего возвращать, поэтому её тип возврата – void. Т. к. счетчик будет шестнадцатиразрядный, то загружаемое значение должно быть той же разрядности. Сигналы включения и программного сброса – однобитные.



Рисунок 12 – Функция PWM_CTRL

Теперь рассмотрим функцию РШМ (Рисунок 13). Эта функция должна увеличивать значение переменной counter каждый раз, когда мы вызываем эту функцию, при условии, что сброс не выставлен (т. е. Rst == 0) и активно разрешение счёта (EN == 1). Поэтому мы используем ключевое слово static (это значит, что переменная counter создается и инициализируется только один раз, и каждый следующий вызов этой функции будет использовать её предыдущее значение). Когда значение в счетчике перестанет быть меньше значения, с которым мы его сравниваем, выход изменит значение с логической «1» на логический «0».

Рисунок 13 – Функция РWM



Шаг 3: Пишем тест

Теперь для проверки корректности работы созданного модуля нам необходимо написать функцию, которая будет вызывать функции, написанные нами на прошлом этапе, и проверять правильность полученного от них результата. Эта функция будет вызываться в функции main нашего теста и должна возвращать 0, если тест пройден успешно. Можно и просто визуально смотреть, что получится, вручную «натыкав» в код операторов printf, либо воспользоваться отладчиком.

Ham необходимо проверить, что при достижении счетчиком значения, равного заданному (LoadValCnt), выход изменит значение с «1» на «0». Для этого зададим значения с помощью PWM_CTRL и вызовем наш счетчик (LoadValCnt + 1) раз. Переменная res увеличивается на 1, если выход ШИМ равен «1», и значение счетчика на следующей итерации должно стать равным значению LoadValCnt. При достижении значения LoadValCnt выход должен быть равен «0», а переменная res уменьшится на 1. Если что-то будет не так, то res не будет равна нулю. После написания это выглядит так: Рисунок 14.

```
#include "pwm.hpp"
int PWM test(){
   wire OutPWM;
   wire Rst = 0;
   wire Rst r;
   wire EN = 1;
   wire EN r;
   data16 LoadValCnt = 100;
   data16 LoadValCnt r;
   int res = 0:
   PWM_CTRL(LoadValCnt, &LoadValCnt_r, EN, &EN_r, Rst, &Rst_r);
   for (int i = 0; i <= LoadValCnt; i++){</pre>
       PWM(LoadValCnt_r, EN_r, Rst_r, &OutPWM);
       if((i == (LoadValCnt - 1)) & (OutPWM == 1)) res++;
       if((i == LoadValCnt) & (OutPWM == 0)) res--;
       }
   if(res == 0){
       std::cout << "******Test PASS********</pre>
       return 0;
   }
   else{
       return 1;
   }
};
int main(){
   return PWM test();
}
```

Рисунок 14 - Тест



Шаг 4: Запускаем тест

Просто нажимаем кнопку «Run C Simulation» на панели инструментов вверху (Рисунок 15). Если у Вас свой проект, то понадобится указать свой файл с тестом в настройках проекта во вкладке «Моделирование»:



Рисунок 15 – Запускаем моделирование

Если все прошло нормально, то в консоли будет написано, что тест прошел успешно, без ошибок (Рисунок 16).



Рисунок 16 – Результат теста

Теперь перейдем к объяснению, почему было решено разделить наш IP-блок на две функции. Если бы весь функционал размещался в одной функции, то при каждом её вызове это отражалось бы в ко-симуляции, как транзакция записи по шине AXI4-Lite. Но такое поведение не соответствует заложенным нами в систему идеям, т. к. при использовании IP-блоков их регистры обычно только конфигурируются при инициализации и реконфигурируются по каким-то событиям, а в ходе обычной работы доступа к ним не осуществляется.

Шаг 5: Подготовка к синтезу

Контролировать процесс синтеза можно с помощью директив компилятора pragma HLS. Если этого не сделать, то в ходе синтеза будут применены параметры по умолчанию. Примененные директивы можно посмотреть в правой части рабочего экрана во вкладке директив.



Рисунок 17 – Вкладка с директивами

Дважды щёлкнем по «РШМ», откроется редактор директив, выберем в нём директиву и опции, как показано на рисунке ниже (Рисунок 18). Выбранная опция указывает компилятору, что на уровне функции нам не нужны сигналы управления (т. к. управлять мы будем сами). Директивы могут находиться непосредственно в описании функции, а могут находиться в файле с директивами, в нашем случае будем использовать первый вариант. Теперь сделаем тоже самое для



Out PWM (Рисунок 19). Если нажать кнопку «Help», то можно подробно ознакомиться с каждой опцией, которая относится к этой директиве. Также там можно прочитать, какие опции используются по умолчанию. На этом подготовка функции PWM к синтезу окончена.

Замечание по поводу ключевого слова static. В выходном HDL-коде соответствующая переменная будет описана в виде регистра. Но это не означает, что нужно использовать static в описании всех переменных, которые должны хранить свое значение в течение нескольких циклов, HLS способен распознать данную ситуацию сам. Но конкретно в нашем случае ключевое слово static указать необходимо, т. к. без него каждый новый вызов функции приводил бы к обнулению переменной counter.

Vivado HLS Directive Editor	×
Directive	
INTERFACE	•
Destination	
Source File	
Oirective File	
Options	
mode (optional):	ap_ctrl_none 🔻
register (optional):	
depth (optional):	
latency (optional):	
name (optional):	
Help Cancel	ОК

Рисунок 18 – Выбор директивы для РWM



Vivado HLS Directive Editor	×
Directive	
INTERFACE	•
Destination	
Source File	
Oirective File	
Options	
mode (optional):	ap_none 🔻
register (optional):	
depth (optional):	
latency (optional):	
port (required):	OutPWM

Рисунок 19 – Выбор директивы для OutPWM

Теперь подготовим к синтезу функцию PWM_CTRL. Для начала нужно указать в настройках проекта функцию, которая будет синтезирована (Рисунок 20). Тут, по аналогии с проектом на HDL, синтезируется все, что включается в модуль (в HLS – функцию), указанную «топовой» (верхнего уровня).

General Simulation	Synthesis Settings		
Synthesis	Top Function: PWM_CTF	RL	Browse.
	Synthesis C/C++ Source	Files	
	Name	CFLAGS	Add Files
	pwm.cpp pwm.hpp		New File
	E Furnett		Edit CFLAGS
			Remove

Рисунок 20 – Выбор функции для синтеза



Дважды щёлкнем по «PWM_CTRL», откроется редактор директив, в нём выберем директиву и опции как на рисунке ниже (Рисунок 21). Выбранная опция добавит к нашему IP порт AXI4-Lite с управляющими сигналами, с помощью которого будут задаваться значения наших переменных Rst, EN и LoadValCnt.

A	Vivado HLS Directive Editor		x
	Directive		
	INTERFACE		-
	Destination		
	Source File		
	O Directive File		
ſ	Options		_
	mode (optional):	s_axilite	•
	register (optional):		
	donth (ontional):		_
	depth (optional):		
	latency (optional):		
	offset (optional):		
	bundle (optional):	CTRL	
	clock name (optional):		
	name (optional):		
	······ (······························		
	Help Cancel	ОК	
L			

Рисунок 21 – Выбор директивы для PWM CTRL



Для того, чтобы наши переменные были доступны через AXI, необходимо указать это (Рисунок 22). Важным моментом является опция названия объединения (bundle) т. к. иначе для каждой переменной будет создан свой отдельный порт.

Directive	
INTERFACE	•
Destination	
Source File	
Oirective File	
Options	
mode (optional):	s_axilite 🔹
register (optional):	
	_
depth (optional):	
latency (optional):	
port (required):	LoadValCnt
offset (optional):	
bundle (optional):	СТКЦ
clock name (optional):	
name (optional):	

Рисунок 22 – Выбор директивы для переменной LoadValCnt



Повторим последнее действие для переменных Rst и EN. Для выходов применим директиву такую же, как ранее для вывода OutPWM (Рисунок 19). Должно получится, как на рисунке ниже (Рисунок 23):

```
#include "pwm.hpp"
void PWM_CTRL(data16 LoadValCnt,
              data16 *LoadValCnt_r,
              wire EN,
              wire *EN_r,
              wire Rst,
              wire *Rst_r
              ){
#pragma HLS INTERFACE ap_none port=LoadValCnt_r
#pragma HLS INTERFACE ap_none port=Rst_r
#pragma HLS INTERFACE ap_none port=EN_r
#pragma HLS INTERFACE s_axilite port=Rst bundle=CTRL
#pragma HLS INTERFACE s_axilite port=EN bundle=CTRL
#pragma HLS INTERFACE s_axilite port=LoadValCnt bundle=CTRL
#pragma HLS INTERFACE s_axilite port=return bundle=CTRL
    *LoadValCnt r = LoadValCnt;
    *EN_r = EN;
    *Rst_r = Rst;
};
void PWM(data16 LoadValCnt,
         wire EN,
         wire Rst,
         wire* OutPWM
         ){
#pragma HLS INTERFACE ap_none port=OutPWM
#pragma HLS INTERFACE ap_ctrl_none port=return
static data16 counter = 0;
*OutPWM = (counter < LoadValCnt) ? 1 : 0;</pre>
if(!Rst & EN){
        counter++;
    }
    else{
        counter = 0;
    }
};
```

Рисунок 23 – Функции, подготовленные к синтезу



Шаг 6: Синтез функций, ко-симуляция, экспорт IP

Тем, кто создавал проект первым способом, сейчас необходимо будет добавить новое решение (Solution). Для этого вверху на панели инструментов нажимаем кнопку «New Solution» (Рисунок 24). Называем его PWM CTRL.

🗙 🕒 🗄 🖬 🖆 🕸	to)	۵ :		•	¥
			S.		

Рисунок 24 – Создаем новое решение

Если вы делали все по пунктам, то у вас должна быть указана функция для синтеза PWM_CTRL; если делали не по пунктам, указываем её сейчас. Если у вас свой проект или вы создавали проект первым способ, то нужно в настройках решения указать, что нам нужен сброс с низким активным уровнем (Рисунок 25). Затем запускаем синтез (Рисунок 26).

General Synthesis	Configuration Settings	
Cosimulation Export	Add Command	
	Command:	Add
	config_rtl	Remove
	Parameters	Edit
	auto_prefix	
	encoding onehot •	
	header	
	prefix	
	reset control •	
	reset_async	
	reset_level 2 low	
	vivado implistrategy default	
	vivado phys opt	
	vivado synth design args -directive sdx optimization effort high	
	vivado synth strategy default	- 1
	Help OK Cancel	

Рисунок 25 – Выбор активного уровня сброса



× 🕒 🗄	5 🖆	٩	()	۵ 🖨		•	V
					Ser Ser		

Рисунок 26 – Запуск синтеза

После того, как синтез закончится, автоматически откроется отчет, в котором можно посмотреть получившуюся долю использования ресурсов кристалла (утилизацию) и то, какие интерфейсы будут у нашего IP-блока (Рисунок 27). Как видим, добавились порты тактирования, сброса и прерываний.

tilization Estima	tes							
Summary								
Name	BRAM_1	8K	DSP48	BE	FF	LUT	1	
DSP	-		-		-	-		
Expression	-		-		-	-		
FIFO	-		-		-	-		
Instance		0	-		72	76		
Memory	-		-		-	-		
Multiplexer	-		-		-	-		
Register	-		-		-	-		
Total		0		0	72	76	Í	
Available	1	.00	(66	28800	14400		
Utilization (%)		0		0	~0	~0	í .	
Detail		_						
terface								
Summary								
RTL Ports		Dir	Bits	Pi	rotocol	Sour	ce Object	C Type
s_axi_CTRL_AW	VALID	in	1		s_axi		CTRL	scalar
s_axi_CTRL_AW	READY	out	1		s_axi		CTRL	scalar
s_axi_CTRL_AW	ADDR	in	6		s_axi		CTRL	scalar
s_axi_CTRL_WV	ALID	in	1		s_axi		CTRL	scalar
s_axi_CTRL_WR	EADY o	out	1		s_axi		CTRL	scalar
s_axi_CTRL_WD	ATA	in	32		s_axi		CTRL	scalar
s_axi_CTRL_WST	TRB	in	4		s_axi		CTRL	scalar
s_axi_CTRL_ARV	ALID	in	1		s_axi		CTRL	scalar
s_axi_CTRL_ARR	EADY o	out	1		s_axi		CTRL	scalar
s_axi_CTRL_ARA	DDR	in	6		s_axi		CTRL	scalar
s_axi_CTRL_RVA	LID	out	1		s_axi		CTRL	scalar
s_axi_CTRL_RRE	ADY	in	1		s_axi		CTRL	scalar
s_axi_CTRL_RDA	TA d	out	32		s_axi		CTRL	scalar
s_axi_CTRL_RRE	SP d	out	2		s_axi		CTRL	scalar
s_axi_CTRL_BVA	LID	out	1		s_axi		CTRL	scalar
s_axi_CTRL_BRE	ADY	in	1		s_axi		CTRL	scalar
s_axi_CTRL_BRE	SP o	out	2		s_axi		CTRL	scalar
LoadValCnt_r_V		out	16	a	p_none	LoadV	alCnt_r_V	pointer
EN e V		out	1	a	p_none		EN_r_V	pointer
EIN_I_V		out.	1	a	p none		Rst_r_V	pointer
Rst_r_V		Jui	-					
Rst_r_V ap_clk	(in	1	ар	_ctrl_hs	P١	VM_CTRL	return value
Rst_r_V ap_clk ap_rst_n	(in in	1	ap ap	_ctrl_hs _ctrl_hs	P\ P\	VM_CTRL	return value return value

Рисунок 27 – Отчет после синтеза



После синтеза запускаем ко-симуляцию. Нажимаем соответствующую кнопку на панели инструментов, в открывшемся окне оставляем все как есть (Рисунок 28). Если в «Dump Trace» выбрать «all», то можно будет посмотреть временные диаграммы в Vivado.

r: 🖆 🕸 🐌 🛱 🎜	🕨 🔻 🗹 🖶 🗊 🕶 📰 🖓
	1
Co-simulation Dialog	×
C/RTL Co-simulation	
	Γ.
Verilog/VHDL Simulator Selection	1
Auto 👻	
RTL Selection	
Verilog VHDI Options	L
Setup Only	
Dump Trace none 🔻	
Optimizing Compile	
Reduce Diskspace	
Wave Debug	
Compiled Library Location	Browse
Input Arguments	
Input Algunicity	
	Do not show this dialog box again.
	2 OK Cancel

Рисунок 28 – Запуск ко-симуляции

После того, как ко-симуляция закончится, автоматически откроется отчет. Не пугаемся того, что у нас в нём везде нули. Раздел «Latency» показывает, какое количество периодов тактовой частоты необходимо функции для вычисления всех выходных значений – но у нас ничего не вычисляется, а просто значение регистра, задаваемого через AXI, присваивается выходному сигналу. Раздел «Interval» показывает, какое количество периодов тактовой частоты необходимо функции, чтобы она могла принять новые данные на вход.

Cosimulation	on Report for	'PWM_CTRL'
--------------	---------------	------------

Result							
		I	latency	/]	Interva	I
RTL	Status	min	avg	max	min	avg	max
VHDL	NA	NA	NA	NA	NA	NA	NA
Verilog	Pass	0	0	0	0	0	0

Export the report(.html) using the Export Wizard

Рисунок 29 – Результат ко-симуляции функции PWM_CTRL



Осталось экспортировать IP. Для этого нажимаем на панели инструментов «Export RTL». В появившемся окне можно указать настройки экспорта и выполнить синтез средствами Vivado, что даст более точную оценку параметров IP, но и займет больше времени (Рисунок 32).

Сделаем активным решение РWM, дважды щёлкнув по нему в Проводнике. Выберем функцию РWM для синтеза (как мы это делали, можно посмотреть тут: Рисунок 20). Если у вас свой проект или вы создавали проект первым способ, то нужно в настройках решения указать, что нам нужен сброс с низким активным уровнем (Рисунок 25). Запускаем синтез, а затем и косимуляцию с опцией «Dump Trace all».

Result		-					
		I	Latency	/]	Interva	
RTL	Status	min	avg	max	min	avg	max
VHDL	NA	NA	NA	NA	NA	NA	NA
Verilog	Pass	0	0	0	1	1	1

Cosimulation Report for 'PWM'

Export the report(.html) using the Export Wizard



Давайте теперь посмотрим временные диаграммы. Для этого жмем на панели инструментов кнопку «Open Wave Viewer».



Рисунок 31 – Временные диаграммы для IP PWM



Экспортируем IP РWМ; тут все точно так же, как с прошлым IP-блоком (Рисунок 32).

port KTL as IP	H
	Ψ
Format Selection	
IP Catalog	← Configuration
Evaluate Generated RTL	
Verilog 👻	
Vivado synthesis	
Vivado synthesis, place and route	
	Do not show this dialog box aga

Рисунок 32 – Экспорт IP

Следующим шагом является интеграция этих IP в блок-дизайн в Vivado и их тестирование с помощью SDK в standalone-режиме.

Продолжение следует.

Список литературы

- 1. Vivado High-Level Synthesis
- 2. Осваиваем Zynq-7000s с бесплатной отладкой
- 3. <u>UG871</u>. Vivado Design Suite Tutorial: High-Level Synthesis
- 4. <u>UG902</u>. Vivado Design Suite UserGuide: High-Level Synthesis
- 5. Xilinx Zynq-7000 SoC
- 6. Разработка софт-процессорной системы на базе MicroBlaze (<u>цикл статей</u>)