Разделы сайта

Новости Статьи Доска объявлений

Телеграм чат Live

Выберите категорию

Вебинар [158]

Вебинары по FPGA и языкам проектирования для ПЛИС

Заметка [58]

Небольшие заметки по использованию технологии FPGA/ПЛИС

Руководство [53]

Мероприятия [36]

Семинары, конференции, встречи

Анонсы [19]

Свежие новости и релизы из мира FPGA

Новинки [63]

Новые изделия на базе FPGA

Стрим [5]

Объявления

Случайные статьи

Vivado tcl Xilinx конференция вебинар dsp вакансия работа москва AI lattice intel systemverilog microblaze PUF Intel FPGA CNN VHDL семинар FPGA Questa Simulink Synopsys zynq-7000 zynqhw Versal cdc MIPI sp701 verilog Altera обучение hls Zynq Minized тренинг ACAP arty воркшоп netlist ПЛИС Verification hdl zcu104 pynq efpga Ethernet agilex Achronix Alveo отладочные платы spartan-7 adam taylor aldec sta static timing analysis временянки статический временной анализ vitis spi #RTL ultra96 microchip polarfire gowin ии ML #Verilog silexica asic profpga microsemi risc-v Arm uvm Vitis AI Python нейронные сети #syntacore #RISC-V microzed MATLAB efinix Linux oneapi Ultrascale верификация Отладка машинное обучение soc Начинающим СТРИМ RTL #ASIC Git altera fpga цос Clock News Daily

Статистика

Онлайн всего: 1

Гостей: 1

Пользователей: 0

Архив новостей из мира FPGA

Открытый семинар «Open source проекты как инженерные разработки на примере компании «Инструментальные Системы»

В настоящее время на рынок разработки высокоинтеллектуальных систем по цифровой обработке сигналов переживает подъем. Это же касается и России. Одной из российских компаний, которая разрабатывает и производит устройства на основе современных АЦП, ЦАП, ПЛИС и сигнальных процессоров является компания «Инструментальные Системы». Особенностью ее стратегии является то, что ряд проектов созданных ее сотрудниками опубликован как open source, что способствует развитию данной отрасли и использованию этих наработок как другими разработчиками, так и в академической среде. В рамках научного семинара УЛ САПР будет проведен обзор наиболее интересных и важных проектов компании «Инструментальные Системы». Будут представлены основные свойства проектов и их место в цифровой обработке сигналов.

Семинар будет интересен как специалистам в области проектирования на ПЛИС и ЦОС, так и студентам инженерных специальностей.

1704

microblaze, ip integrator, Vivado, PUF, Xilinx

FPGA начального уровня :: Часть 4 :: Сборка процессорной системы на MicroBlaze

Здравствуйте друзья. С вами проект FPGA-Systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня, в 4-ой части нашего видеокурса, мы с Вами приступим с сборке процессорной системы на ... Читать дальше »

1359

Чуть больше преимуществ для наших патронов на boosty

Разделы сайта

Телеграм чат Live

Выберите категорию

Объявления

Продам FMC-loopback, PCIe-loopback

Продам набор Tang Mega 138K Pro

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор

Инженер-верификатор (RTL)

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Вакансия Инженер-программист ПЛИС в частную космическую компанию Спутникс

RTL designer

Случайные статьи

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS. Часть 1

FPGA начального уровня :: Часть 5.2 :: Основы Tcl

FPGA openSource tools

Методика работы с Си модулями в симуляции стандартными средствами Vivado

Основы статического временного анализа. Часть 3: Source Synchronous Input Delay Constraint.

Разработка IP-блока с помощью инструментов высокоуровнего синтеза: HLS Часть 3

Долой RTL описание регистров! (перевод)

FPGA начального уровня :: Часть 6 :: Размещение PUF

Распутываем виртуальные методы в SystemVerilog

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Статистика

Архив новостей из мира FPGA

Последние статьи нашего сообщества

К формальной проверке

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Формальная верификация с SymbiYosys

Сага о светодиодах. Часть 4.

Запуск симуляции IP-ядер фирмы GoWiN

QuickSilicon: платформа с задачами на разработку RTL

FPGA openSource tools

Отслеживаем успехи верификации в Obsidian

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Вебинар (состоится )

Начало работы с UVM

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Вебинар (состоится )

Вебинар Understanding Versal

Объявления

Продам FMC-loopback, PCIe-loopback

Продам набор Tang Mega 138K Pro

Инженер разработчик топологии СнК

Инженер верификатор

разработчик ASIC

ПЛИС (FPGA) Верификатор

Инженер-верификатор (RTL)

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Вакансия Инженер-программист ПЛИС в частную космическую компанию Спутникс

RTL designer