Архив новостей из мира FPGA
AMD / Xilinx анонсирует Spartan US+
Компания AMD анонсировала ПЛИС Spartan™ UltraScale+™. Пока кроме общепринятого "идеально подходит для экономичных приложений, требующих низкого энергопотребления и высокоскоростных пртов ввода-вывода, и предназначено для широкого спектра отраслей, включая промышленность, робототехнику, "Ум ... Читать дальше »
967
ExpoElectronica 2023: о Премии Electronica
Успейте до 17 марта подать заявку на участие в Премии Electronica, и представить последние достижения вашей компании целевой аудитории.
Главная цель Премии - п ... Читать дальше »
1001
0
Релиз Chisel v3.6.0-RC2
Разработчики языка генерации аппаратуры Chisel выпустили в свет новую версию 3.6.0.
Версия примечательна прежде всего тем, что в ней заменили компилятор ... Читать дальше »
1056
0
Двухдневный семинар "Использование приложений видения с KRIA" (день 2)
Этот семинар посвящен Kria ™ System-on-Module (SOM) и Kria KV260 Vision AI Starter Kit от AMD Xilinx.
Мы расскажем как ускорить работу vision-приложений, используя KV260 Starter Kit прямо из коробки без каких-либо знаний FPGA.
... Читать дальше »
1267
0
Двухдневный семинар "Использование приложений видения с KRIA" (день 1)
Этот семинар посвящен Kria ™ System-on-Module (SOM) и Kria KV260 Vision AI Starter Kit от AMD Xilinx.
Мы расскажем как ускорить работу vision-приложений, используя KV260 Starter Kit прямо из коробки без каких-либо знаний FPGA.
... Читать дальше »
1192
0
Начало работы с UVM
Цель вебинара предоставить вам базу для начала изучения UVM, начиная с того, почему стоит ее использовать заканчивая описанием ключевых компонентов UVM тестбенча. На вебинаре будет представлен обзор интерфейса DUT и его взаимодействие между секвенсором и драйвером.
Мы рассмотрим:
1298
0
Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса
Периферийные устройства всех типов становятся умнее, благодаря способности слушать нас, понимать наши жесты и даже распознавать нас. Этот интеллект исходит из возможностей глубоких нейронных сетей. Обработка данных требует больших вычислительных затрат и может легко перегружать встроенные процессоры при огранич ... Читать дальше »
1122
0
Выжимаем максимум из логики - конвейерный FPGA стрим #47
Врываемся в новый сезон FPGA стримов. Сегодня мы будем конвейеризировать математические операции. Начнем с простого сумматора и дойдем (но не факт) до умножителей. Все будем только на логических ресурсах LUT, без использования специализированных carry chains, dsp и тому подобного. Только логика, тольк ... Читать дальше »
317
0
Путь в opensorce инструменты для FPGA
Тони и Адам обсудят инновации и изменения, необходимые для привлечения внимания к open-source. Набор инструментов Raptor Design Suite от Rapid Silicon уже доказал, что проекты могут быть безопасными даже в среде с открытым исходным кодом.
Вебинар состоится 25 января 2022
Врем ... Читать дальше »
1268
0
Вебинар "Определение временных ограничений с помощью SDC"
Этот вебинар поможет вам приступить к составлению временных ограничений для вашей цифровой разработки с использованием стандартного формата SDC.
...
Читать дальше »
382
0
0