fpga-systems-magazine

Статьи из раздела: Xilinx

Всё о работе с Xilinx

Материалов: 60

Показано: 8-14

Раздел: Xilinx

Страницы : « 1 2 3 4 ... 8 9 »

Применение System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления

В данной статье рассматривается возможность применения Vivado System Generator для моделирования HDL-блоков на примере системы автоматической регулировки усиления. Представлен принцип работы автоматической регулировки усиления и её реализация на Verilog. Описано поэтапное построение Simulink модели. В качестве входного воздействия рассматривается смесь QPSK сигнала и белого шума.

5089

3

ZYNQ SW: EBAZ4205: часть 2 (Vivado 2020)

Продолжение руководства по запуску платы  EBAZ4205. 

Начало в первой части

9278

1

ZYNQ HW: EBAZ4205: Часть 1 (Vivado 2020)

Цель данного туториала - повторить создание проекта Hello World с выводом текстовой строки в последовательный интерфейс UART, но на плате EBAZ4205. Для этого нужно будет учесть аппаратные особенности этой платы. Так же, отличием этого туториала является использование Vitis вместо более раннего варианта SDK.

16108

0

Обзор научных работ, связанных с FPGA

Это обзор интересных научных статей, в которых были использованы технологии FPGA. Данный обзор служит как источником вдохновения по применению ПЛИС, интересным чтивом и быть может даже ответами на какие-то вопросы.

 

5530

0

Основы AXI часть 7 - Подключение к PS с помощью AXI4-Lite и Vitis HLS

В "Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS" мы узнали, как создать IP в HLS с интерфейсом AXI4-Lite с использованием кода на C. 
В этом блоге мы узнаем, как экспортировать наше IP, чтобы использовать его в Vivado Design Suite, как подключить его к другим IP ядрам и процессору и как запустить наш проект на плате.

5021

0

Vivado Quality of Result (Перевод статьи MicroZed Chronicles)

В данной статье будут рассмотрены инструменты Quality of Result Assesment [QoRA] и Quality of Result Suggestions [QoRS] поскольку оба этих инструмента предоставляют информацию для достижения необходимых временных ограничений [timing closure - временное соответствие, временные ограничение]

 

5563

7

Основы AXI часть 6 – Введение в AXI4-Lite в Vitis HLS (часть 1)

В этом уроке мы будем изучать основы того как создавать пользовательские IP блоки с AXI4-Lite интерфейсом в Vitis HLS. 

9682

0

Чуть больше преимуществ для наших патронов на boosty

Последние статьи нашего сообщества

Познавательное

К формальной проверке

Подробнее

Xilinx FPGA

ZYNQ SW: EBAZ4205: часть 4 (Vivado 2023)

Подробнее

Xilinx FPGA

ZYNQ HW: EBAZ4205: часть 3 (Vivado 2023)

Подробнее

Познавательное

Найдено 9-ое число Дедекинда и, как вы наверное догадываетесь, не без помощи FPGA

Подробнее

Верификация

Формальная верификация с SymbiYosys

Подробнее

Прочее

Сага о светодиодах. Часть 4.

Подробнее

Обзор

Запуск симуляции IP-ядер фирмы GoWiN

Подробнее

Познавательное

QuickSilicon: платформа с задачами на разработку RTL

Подробнее

Верификация

Отслеживаем успехи верификации в Obsidian

Подробнее
Все статьи

Календарь актуальных событий и мероприятий

Вебинар (состоится )

Ускорение разработки на SoC и FPGA с помощью Vitis™ Model Composer и Vivado™ Design Suite

Подробнее

Мероприятия (состоится )

ПРЕДКОНФЕРЕНЦИИ РОССИЙСКОГО ФОРУМА МИКРОЭЛЕКТРОНИКА 2023

Подробнее

Вебинар (состоится )

GOWIN Semiconductor приглашает на вебинар по i3c .

Подробнее

Мероприятия (состоится )

Российский форум «Микроэлектроника» - межотраслевая площадка для общения специалистов в области разработки, поставки и применения ЭКБ и РЭС

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 2)

Подробнее

Вебинар (состоится )

Двухдневный семинар "Использование приложений видения с KRIA" (день 1)

Подробнее

Вебинар (состоится )

Начало работы с UVM

Подробнее

Вебинар (состоится )

Высокоуровневый синтез для исследования архитектуры аппаратного/программного обеспечения для инференса

Подробнее

Вебинар (состоится )

Путь в opensorce инструменты для FPGA

Подробнее

Вебинар (состоится )

Вебинар Understanding Versal

Подробнее
Все предстоящие события

Объявления

Ищу сотрудников

Ведущий инженер-программист ПЛИС (FPGA,SOC)

Подробнее

Продам

Продам FMC-loopback, PCIe-loopback

Подробнее

Продам

Продам набор Tang Mega 138K Pro

Подробнее

Ищу сотрудников

Инженер разработчик топологии СнК

Подробнее

Ищу сотрудников

Инженер верификатор

Подробнее

Ищу сотрудников

ПЛИС (FPGA) Верификатор

Подробнее

Ищу сотрудников

Инженер-верификатор (RTL)

Подробнее

Ищу сотрудников

Требуется Инженер-разработчик (FPGA) для разработки нового продукта

Подробнее

Ищу сотрудников

Вакансия Инженер-программист ПЛИС в частную космическую компанию Спутникс

Подробнее
Все объявления

FPGA-Systems – это живое, постоянно обновляемое и растущее сообщество.
Хочешь быть в курсе всех новостей и актуальных событий в области?
Подпишись на рассылку

ePN