Главная » Статьи » Xilinx » Видеоуроки

FPGA начального уровня :: Часть 3.3 :: Разработка PUF на HDL

Здравствуйте друзья. C вами проект http://fpga-systems.ru. Мы продолжаем курс по проектированию на FPGA для разработчиков начального уровня. В этом видео мы продолжаем разрабатывать HDL код для физически неклонируемой функции Arbiter PUF. Сегодня мы спроектируем D-триггер и разработаем проект верхнего уровня для Arbiter PUF. Несмотря на то, что это видео является заключительным видео третьей части, не стоит расслабляться, поскольку это всего лишь не более 20 процентов от всего проекта. Нам ещё многое предстоит сделать и многому научиться.


Если у Вас есть вопрос, идея или вы хотите помочь в развитии проекта статьей, видео или поделиться опытом с начинающими FPGA разработчиками, то оставляйте свои предложения в комментариях под видео, на нашем сайте http://fpga-systems.ru или присылайте их на наш почтовый ящик fpga-systems@yandex.ru.

Следите за выходом новых видео на канале в Telegram
FPGA-Systems.ru Events
https://t.me/Powered_by_KeisN13_events

Обсуждайте в чате Telegram FPGA-Systems.ru
https://t.me/Powered_by_KeisN13

Ссылки на документацию:
UG901: Vivado Design Suite User Guide. Synthesis.
 http://www.xilinx.com/support/documen...

UG474: 7 Series FPGAs Configurable Logic Block
http://www.xilinx.com/support/documen...

UG953: Vivado Design Suite 7 Series FPGA and Zynq-7000 SoC Libraries Guide http://www.xilinx.com/support/documen...
Категория: Видеоуроки | Добавил: KeisN13 (28.01.2019)
Просмотров: 47 | Теги: Xilinx, PUF, Vivado | Рейтинг: 0.0/0
Всего комментариев: 0
avatar