Главная » Статьи » Xilinx » Xilinx Vivado

В категории материалов: 6
Показано материалов: 1-6

Сортировать по: Дате · Названию · Рейтингу · Комментариям · Просмотрам
Здравствуйте друзья. С вами проект http://fpga-systems.ru. Мы продолжаем курс лекций по проектированию на FPGA для разработчиков начального уровня. Сегодня мы с Вами приступим с размещению нашего проекта на кристалле и привязке ножек нашей ПЛИС к портам модуля верхнего уровня нашего проекта.


Ссылки на документацию см. ниже
 
Xilinx Vivado | Просмотров: 175 | Добавил: KeisN13 | Дата: 12.02.2019 | Комментарии (0)

Vivado и system Verilog позволяют разработчику использовать модули, написанные на Си. Данный метод называется DPI (Direct Programming Interface).
 
Xilinx Vivado | Просмотров: 251 | Author: Александр | Добавил: xakstreet | Дата: 17.01.2019 | Комментарии (0)

В данном материале кратко изложена история о нетривиальной проблеме с имплементацией контроллера памяти LPDDR2 Xilinx 7 Series MIS.
Xilinx Vivado | Просмотров: 314 | Добавил: alexeyshashkov | Дата: 14.01.2019 | Комментарии (0)

Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_networks

 

Xilinx Vivado | Просмотров: 777 | Добавил: KeisN13 | Дата: 08.11.2017 | Комментарии (0)

Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clock_interaction.

Xilinx Vivado | Просмотров: 855 | Добавил: KeisN13 | Дата: 21.10.2017 | Комментарии (2)

Рассматриваем и разбираем отчёты Vivado. Эта статья посвящена report_clocks.

Xilinx Vivado | Просмотров: 663 | Добавил: KeisN13 | Дата: 20.10.2017 | Комментарии (0)